1、至少2年的MPGE解码领域的相关工作经验；
2、熟悉ASIC设计流程，能熟练运用verilog 进行电路设计；
3、熟悉MPEG/H.264等图象压缩算法及标准。